원본 보기토론이전 판역링크책에 추가PDF로 내보내기맨 위로 목차 Net Info 기능 Info Logic Memory Section Channel Map 책 생성기 내 책으로 이 페이지 추가 책 생성기 내 책에서 이 페이지 제거 책 관리(0 페이지) 도움말 Net Info × Configurator의 Net Information Tab 에 대한 안내 페이지입니다. NetInfo 버튼을 클릭하여 활성화 합니다. 기능 Cycle Time 설정 Redundancy(링 이중화) 사용 설정 Logic Memory Section 확인 DI / DO Channel Map 확인 AI / AO Channel MAp 확인 Info Cycle Time Cycle Time 통신 주기를 설정할 수 있습니다. Download 완료 후 유효합니다. 입력 가능 값은 125 / 250 / 500 / 1000 / 2000 / 4000 이며, 단위는 us입니다. 32축 이내인 경우1), 500us 설정이 가능합니다. 16축 이내인 경우, 250us 설정이 가능합니다. 8축 이내인 경우, 125us 설정이 가능합니다. Process Time Process Time (Net) : DSP-Core 0에서 통신 주기 당 통신 관련 연산을 수행하는데 소요되는 시간입니다. Process Time (App) : DSP-Core 1에서 통신 주기 당 모션 좌표 샘플링 및 제어에 필요한 연산을 수행하는데 소요되는 시간입니다. Process Time의 단위는 us입니다. × ProcessTime은 CycleTime보다 작아야 합니다. Data Size OutPut : Output Data의 총 합입니다. 2048 Byte보다 작아야 합니다. Input : Input Data의 총 합입니다. 2048 Byte보다 작아야 합니다. DC Setup SyncMode가 DC-Sync 로 설정 된 각 슬레이브는 동기화된 시간에 인터럽트를 발생시키며, 각각 정해진 동작을 수행합니다. 인터럽트 발생 시 Master 는 EtherCAT Frame을 전송합니다. 서보 드라이버는 전송된 포지션을 연산하여 모터를 구동합니다. Frame 전송에는 극히 짧은 시간이 소요되지만 서보 드라이버에 도착되는 시점이 서보 드라이버가 위치를 갱신하는 시점과 비슷한 경우, 서보 드라이버가 처리한 위치 데이터는 이전 위치이거나 새로운 위치일 수 있습니다. 항상 이전 위치이거나 항상 새로운 위치인 경우 문제가 발생하지 않습니다. 그렇지 않은 경우, 이송 품질에 문제가 발생할 수 있습니다. (소음, 진동 발생) Master는 EtherCAT Frame 전송 시점을 인터럽트 발생 시점에서 지연 시킬 수 있습니다. 지연 시간은 DC Offset 입력값입니다. 단위는 ns이며, 기본값 50,000 은 50us 지연입니다. 입력 범위는 -999,999 ~ 999,999 입니다. (-) 입력이 가능하며, -50,000 입력 시, 인터럽트 발생 50us 이전에 Frame이 전송됩니다. 슬레이브마다 인터럽트 처리 시간 및 수행 작업의 내용이 다르므로, DC-Offset 항목의 절대적인 기준값은 없습니다. Frame 전송 시간을 0으로 가정하고 DC Offset을 50,000 으로 설정한 경우, 드라이버의 인터럽트 처리 과정 중 위치를 갱신하는 시점 까지의 처리 시간이 50us 라면, 문제가 발생할 수 있습니다. 이 경우, DC-Offset 값을 조정하여 문제를 해결할 수 있습니다. Redundancy 이중화로 케이블링을 하는 경우, “Redundancy(링 이중화) 사용”을 체크합니다. Logic Memory Section 논리 메모리(Input/Output)에서 각 Slave가 차지하는 시작주소와 크기를 확인합니다. 논리 메모리는 Master에서 Slave로 전달되는 Frame 구조에 사용됩니다. Channel Map Slave Type이 DI / DO / AI / AO 인 경우 각 Slave에 할당되는 Global Channel Map을 확인합니다. ex) 0x246 ETS-D08MN 모듈에는 8 ~ 15 의 Global Channel이 할당됩니다. Channel Map 변경이 필요한 경우 IO Channel Mapping을 참조하시기 바랍니다. 1) COMI-LX554 인 경우 64축